7/17/2025, Tin tức trực tuyến sợi quang, do sự phát triển nhanh chóng của các mô hình lớn AI và cơ sở hạ tầng máy tính,Trung tâm máy tính thông minh đang tăng tốc hướng tới một kỷ nguyên mới của kết nối với "ánh sáng như là lõi"Các mạch tích hợp quang tử (PIC) đã trở thành một công nghệ quan trọng hỗ trợ tính toán hiệu suất cao do lợi thế của băng thông cao, tiêu thụ điện năng thấp và kích thước nhỏ.rào cản hạn chế việc áp dụng PIC quy mô lớn không nằm trong thiết kế, nhưng trong quá trình sản xuất và thử nghiệm. Kiểm tra cấp mô-đun truyền thống không còn có thể đáp ứng các yêu cầu về tính nhất quán và năng suất của chip quang silicon,và nó đã trở thành một con đường chính để cải thiện năng lực sản xuất và đẩy nhanh việc thực hiện ứng dụng.

Bài viết này sẽ cung cấp một phân tích chuyên sâu về xu hướng phát triển và thử thách của kết nối PIC,và khám phá khả năng ứng dụng của nền tảng thăm dò tự động EXFO OPAL trong thử nghiệm nối cạnh ở cấp wafer, giúp đạt được việc triển khai quy mô lớn và hiệu quả các chip tích hợp quang tử.

Các tắc nghẽn kết nối dựa trên AI và thách thức thử nghiệm

Cơ sở ngành
Trong những năm gần đây, quy mô của các thông số mô hình AI lớn đã tăng theo cấp số nhân, sức mạnh tính toán của GPU đã tiếp tục tăng, trong khi băng thông mạng chỉ tăng 1,4 lần,tạo thành một "sự khác biệt kéo" đáng kể, và hệ thống mạng đang trở thành nút thắt cốt lõi hạn chế hiệu quả của các trung tâm máy tính thông minh.đặc biệt là kiến trúc song song tốc độ cao dựa trên PIC, được coi là một con đường chính để phá vỡ các nút thắt.

Tuy nhiên, việc triển khai quy mô lớn của PIC phải đối mặt với những thách thức nghiêm trọng, đặc biệt là trong quá trình thử nghiệm.quy mô hội nhập và số lượng kênh đã tăng vọt, mang lại ba vấn đề lớn:
Sự phức tạp sản xuất cao: một con chip duy nhất tích hợp hàng ngàn thiết bị quang học, với diện tích lớn, nhiều kênh và nối chức năng phức tạp;

Tăng đáng kể khó khăn trong thử nghiệm: giai đoạn thử nghiệm truyền thống ở cấp mô-đun tụt lại phía sau, có thể dễ dàng gây ra chất thải vật liệu và quy trình, và rất khó để đạt được kiểm soát vòng kín.

Tăng nguy cơ sản lượng: Thiếu xác minh chức năng của các hệ thống cấp wafer dẫn đến việc tiếp xúc với các chip bị lỗi trong các giai đoạn sau của quy trình, làm chậm tốc độ sản xuất hàng loạt.

Theo thống kê, chi phí của TAP (kiểm tra, lắp ráp và đóng gói) đã chiếm hơn 80% chi phí sản xuất chip PIC,cao hơn nhiều so với các chip điện truyền thống.

Từ xác minh tham số đến đảm bảo chức năng hệ thống

Hệ thống thử nghiệm
Để đảm bảo hiệu suất ổn định và năng suất sản xuất của chip PIC trong các ứng dụng phức tạp cao, thử nghiệm quang học chạy qua toàn bộ quy trình từ xác minh thiết kế đến giao hàng mô-đun.Theo các giai đoạn và mục đích thử nghiệm khác nhau, nó có thể được chia thành ba giai đoạn và hai loại phương pháp.

Ba giai đoạn thử nghiệm chính:
Kiểm tra cấp wafer: Thực hiện cắt và đóng gói chip để tập trung vào các thông số quang học cơ bản như mất tích chèn (IL) và mất mát liên quan đến phân cực (PDL) để sàng lọc chip bị lỗi sớm,cải thiện năng suất, và chi phí kiểm soát.

Kiểm tra ở mức gói: Tiến hành sau khi đóng gói chip để xác minh tác động của hiệu quả nối, căng thẳng đóng gói và các yếu tố khác đối với hiệu suất,là liên kết chính nối kết sản xuất phía trước và tích hợp hệ thống phía sau.

Kiểm tra cấp mô-đun: Đối với các mô-đun hoàn chỉnh (như OSFP / QSFP), nó xác minh các chỉ số cấp hệ thống như tỷ lệ lỗi bit (BER), sơ đồ mắt, TDECQ và công suất truyền,là kiểm tra chất lượng cuối cùng trước khi rời khỏi nhà máy.

Hai loại phương pháp thử nghiệm:
Kiểm tra tham số: tập trung vào cấu trúc thiết bị và đặc điểm vật liệu, chẳng hạn như băng thông, mất mát, tốc độ phản hồi, vv, thường được sử dụng để xác minh thiết kế và tối ưu hóa quy trình;

Kiểm tra chức năng: Mô phỏng môi trường ứng dụng thực tế để đánh giá hiệu suất tổng thể của chip ở các bước sóng, tốc độ và định dạng điều chế cụ thể,chẳng hạn như tỷ lệ lỗi bit và tỷ lệ tín hiệu-tầm ồn.

Phân chia khoa học các giai đoạn thử nghiệm và phù hợp với các phương pháp thử nghiệm thích hợp đã trở thành một chiến lược quan trọng để cải thiện hiệu quả và tính nhất quán của sản xuất PIC.Đặc biệt là trong giai đoạn sản xuất hàng loạt, thử nghiệm chức năng ở mức wafer đang trở thành một điểm khởi đầu quan trọng để phá vỡ các nút thắt thử nghiệm và đẩy nhanh công nghiệp hóa.

Kiểm tra chức năng tiến lên phía trước, và xác minh cấp wafer trở thành trọng tâm

Xu hướng công nghệ
Với sự cải thiện liên tục của tích hợp chip PIC, sự phức tạp và các kịch bản ứng dụng,ngành công nghiệp đã hình thành một sự đồng thuận rằng thử nghiệm chức năng ở cấp hệ thống phải di chuyển từ giai đoạn mô-đun truyền thống đến giai đoạn đóng gói và thậm chí là waferXu hướng này không chỉ là kết quả của sự phát triển công nghệ, mà còn là cách để đảm bảo năng suất, kiểm soát chi phí và đạt được chất lượng cao.

Tại sao các thử nghiệm phải được chuyển tiếp?

Đặt thử nghiệm trước có thể xác định các khiếm khuyết chức năng sớm trong sản xuất, ngăn chặn các chip bị lỗi chảy vào các quy trình tốn kém và giảm đáng kể việc làm lại và lãng phí.Các lợi ích cụ thể bao gồm::
Kiểm soát chi phí: sàng lọc sớm các sản phẩm bị lỗi để giảm tổn thất cao trong giai đoạn đóng gói và lắp ráp;

Cải thiện hiệu quả: hợp lý hóa quy trình thử nghiệm ở cấp mô-đun và tăng tốc độ phân phối sản phẩm;

Đảm bảo chất lượng: phát hiện các sai lệch ở cấp hệ thống sớm hơn để cải thiện tính nhất quán và độ tin cậy của chip;

Quá trình vòng kín: Kiểm tra phản hồi dữ liệu cho quy trình sản xuất để giúp thiết kế và tối ưu hóa liên tục quy trình.

Các thách thức kỹ thuật của thử nghiệm trước:
Mặc dù có xu hướng rõ ràng, vẫn còn những thách thức đáng kể trong việc đạt được xác minh chức năng ở cấp wafer, bao gồm:
Khó khăn kết nối chính xác cao: Cần phải đạt được kết nối cạnh đa kênh, mảng lớn và giảm mất tích chèn,đưa ra các yêu cầu tốt hơn về độ chính xác và khả năng lặp lại.

đo lường chỉ số phức tạp: đo lường chính xác các chỉ số chính ở cấp hệ thống như BER, TDECQ, yếu tố Q, IL, RL, PDL, v.v.;

Khả năng tương thích nền tảng cao: nền tảng thử nghiệm cần phải được điều chỉnh cho nhiều loại vật liệu (Si, InP, LiNbO3) và các hình thức đóng gói (CPO, MCM, vv);

Nhu cầu cao về tự động hóa và thông minh: Cần hỗ trợ kiểm soát kênh song song, thu thập dữ liệu và liên kết thời gian thực để đạt được "kiểm tra và điều chỉnh" và "tối ưu hóa trực tuyến".

Với sự cải thiện liên tục về mật độ kênh và tốc độ truyền, thử nghiệm chức năng ở cấp wafer không chỉ là một công cụ mạnh mẽ để kiểm soát chi phí,nhưng cũng là một khả năng cốt lõi để đảm bảo năng suất và phân phối quy mô lớnĐối mặt với tương lai, ngành công nghiệp cần khẩn cấp xây dựng một nền tảng thử nghiệm tự động linh hoạt hỗ trợ nhiều giai đoạn, nhiều kênh,và các mẫu kết nối đa để thúc đẩy nâng cấp toàn diện hệ thống thử nghiệm PIC.

EXFO đã xây dựng một hệ thống nền tảng thử nghiệm thông minh PIC

dung dịch
Để đáp ứng nhu cầu về thử nghiệm chức năng, xác minh cấp wafer và sản xuất hàng loạt,EXFO đã tung ra loạt các nền tảng thăm dò tự động OPAL để xây dựng một hệ thống thử nghiệm toàn diện từ xác minh khoa học đến giao hàng lôNền tảng có mức độ tự động hóa cao, tính mô-đun và khả năng mở rộng linh hoạt, hỗ trợ thử nghiệm hình thức đa gói và kết nối đa quang từ mô đơn đến wafer 300mm,và mở ra vòng lặp kín của thử nghiệm mô-đun gói wafer, đây là một công cụ quan trọng để đạt được chất lượng cao của chip photon.

1. Hỗ trợ hình thức đa gói: trạm thăm dò loạt OPAL
Ứng dụng thử nghiệm kết nối cạnh ở mức wafer
Được xây dựng đặc biệt cho việc thử nghiệm tự động của nối cạnh ở cấp độ wafer.tích hợp các mô-đun sắp xếp quy mô nano, hệ thống camera kép trên và dưới và chức năng định vị lấy nét tự động và có độ phân giải sắp xếp 0,5nm và độ chính xác định vị wafer 3nm,cải thiện đáng kể hiệu quả nối và tính nhất quán thử nghiệm.

Ứng dụng điển hình: Kiểm tra hàng loạt các thiết bị cấp wafer như các bộ điều chế quang silic và MRR; sàng lọc PIC quy mô lớn và xác minh các kịch bản AI, truyền thông và cảm biến;Xác minh nhanh về nhiều cảng, kết nối cạnh ở mức wafer mật độ cao.

Đây là một video, xin vui lòng nhảy đến liên kết đến nội dung tương ứng của bài viết để xem
OPAL-MD Ứng dụng: Một nền tảng thử nghiệm đa chip kết nối R & D và sản xuất hàng loạt
Nó phù hợp với thử nghiệm gói đa đũa hoặc phức tạp (như MCM, CPO), và phù hợp với thử nghiệm thí điểm và sản xuất hàng loạt spinballs với khối lượng nhỏ.Nền tảng hỗ trợ thử nghiệm song song đa chip, phần mềm điều khiển tự động PILOT nhúng, bao gồm toàn bộ quá trình hướng dẫn chip, hiệu chuẩn, thực hiện và phân tích dữ liệu,và có khả năng cấu hình linh hoạt để đáp ứng nhu cầu xác minh lô của các cấu trúc bao bì phức tạp.

Ứng dụng điển hình: dự án MPW tape-out và đánh giá mô-đun tích hợp đa chip; CPO tốc độ cao và thử nghiệm chức năng đóng gói phức tạp; mô-đun viễn thông, các lĩnh vực lái xe tự trị,vv.

OPAL-SD Flexible platform cho nghiên cứu khoa học và xác nhận khối lượng nhỏ

Một nền tảng thăm dò bán tự động cho các trường đại học, các tổ chức nghiên cứu và các nhóm khởi nghiệp,thích hợp để xác minh nhanh các chức năng quang học / điện trên một con chip và trong các lô nhỏNền tảng hỗ trợ hoạt động thủ công và bán tự động, và được trang bị các đầu dò quang học / điện mô-đun để sắp xếp chính xác và chuyển đổi linh hoạt.Phần mềm thử nghiệm PILOT tích hợp hỗ trợ điều khiển tự động cơ bản, thu thập và phân tích dữ liệu, làm cho nó trở thành sự lựa chọn lý tưởng cho việc xác minh nghiên cứu khoa học và ấp ủ công nghệ.

Các ứng dụng điển hình: đánh giá thiết kế sớm và xác minh chức năng của chip PIC; thí nghiệm giảng dạy, ủ công nghệ và sàng lọc quy trình; Nghiên cứu học thuật,thử nghiệm phát triển khối lượng nhỏ khởi động.

Đây là một video, xin vui lòng nhảy đến liên kết đến nội dung tương ứng của bài viết để xem

2. PILOT Software Platform: Một trung tâm thử nghiệm thông minh dựa trên dữ liệu

PILOT là phần mềm điều khiển cốt lõi của EXFO được xây dựng đặc biệt cho nền tảng thăm dò OPAL, chạy thông qua cấu hình thử nghiệm, kiểm soát thiết bị, thực hiện quy trình, phân tích dữ liệu và tạo báo cáo,và xây dựng một tự độngThiết kế mô-đun và khả năng tương tác mạnh mẽ của nó hỗ trợ toàn bộ quá trình thử nghiệm từ một die đến wafer, từ R & D đến dây chuyền sản xuất.Năng lực cốt lõi của nó bao gồm::

Tự động hóa quy trình và kiểm soát kết hợp thiết bị: tự động đọc bản vẽ CAD, xác định bố trí Die, và liên kết laser, bộ đo lỗi bit,Máy đo công suất và thiết bị khác để đạt được toàn bộ quá trình kiểm soát sự sắp xếp, hiệu chuẩn và thu thập.

Giai đoạn kịch bản linh hoạt và lập kế hoạch đồng thời: Mô-đun trình trình tự tích hợp hỗ trợ kịch bản Python / Excel, song song đa luồng và lập kế hoạch trình tự thử nghiệm,thích nghi với các kịch bản đa kênh.

Quản lý dữ liệu có cấu trúc: Cơ sở dữ liệu đám mây / cục bộ tích hợp để tập trung quản lý kế hoạch thử nghiệm, định nghĩa thành phần, tham số cấu hình và kết quả thử nghiệm,và hỗ trợ hợp tác đa địa điểm và phân tích dữ liệu có thể truy xuất.

Tối ưu hóa thử nghiệm bỏ qua dựa trên AI: PILOT tương thích với các công cụ AI có thể đào tạo và triển khai các mô hình, xác định các mẫu lỗi, dự đoán kết quả và bỏ qua các thử nghiệm dư thừa một cách thông minh,cải thiện đáng kể năng suất và hiệu quả thử nghiệm.

Hệ sinh thái tương tác mạnh mẽ: Nó có thể được tích hợp liền mạch với Excel, MATLAB, Power BI và các công cụ khác để giúp người dùng hoàn thành phân tích dữ liệu và tạo báo cáo hiệu quả.
Nền tảng PILOT đã thực sự nhận ra bước nhảy vọt từ "kiểm tra tĩnh" đến "sự điều chỉnh tham số động", từ "kiểm tra điểm duy nhất" đến "hợp tác quy trình",và là trung tâm phần mềm cốt lõi hỗ trợ sự công nghiệp hóa của thử nghiệm tự động chip PIC cấp wafer.

Quản lý dữ liệu có cấu trúc: Được xây dựng trong cơ sở dữ liệu đám mây / cục bộ cho phép quản lý tập trung các kế hoạch thử nghiệm, định nghĩa thành phần, tham số cấu hình và kết quả thử nghiệm,hỗ trợ hợp tác đa địa điểm và phân tích dữ liệu có thể truy xuất.

Tối ưu hóa thử nghiệm bỏ qua dựa trên AI: PILOT tương thích với các công cụ AI và có thể đào tạo và triển khai các mô hình để xác định các mẫu lỗi, dự đoán kết quả, bỏ qua các thử nghiệm dư thừa một cách thông minh,và cải thiện đáng kể năng suất và hiệu quả thử nghiệm.

Hệ sinh thái tương tác mạnh mẽ: có thể tích hợp liền mạch với các công cụ như Excel, MATLAB, Power BI, v.v., giúp người dùng hoàn thành phân tích dữ liệu và tạo báo cáo hiệu quả.
Nền tảng PILOT đã thực sự đạt được một sự chuyển đổi từ "kiểm tra tĩnh" đến "định hướng tham số động" và từ "kiểm tra điểm duy nhất" đến "hợp tác quy trình",và là trung tâm phần mềm cốt lõi hỗ trợ công nghiệp hóa thử nghiệm tự động hóa chip PIC ở cấp độ wafer.

3. Nền tảng thử nghiệm CTP10: công cụ thử nghiệm chức năng chính xác cao
CTP10 là một nền tảng thử nghiệm thiết bị quang học hiệu suất cao được ra mắt bởi EXFO, được thiết kế đặc biệt cho các cộng hưởng micro ring MZI、Thiết kế xác minh tham số của các thiết bị thụ động và hoạt động như bộ lọc và VOA có lợi thế chính xác cao, phạm vi phủ sóng rộng và khả năng mở rộng mạnh mẽ, và là một trong những công cụ thử nghiệm chính cho xác minh chức năng PIC.
Phân giải sub picometer: Hỗ trợ quét quang phổ 20fm để đáp ứng các thử nghiệm đáp ứng vùng tần số chính xác của các thiết bị micro ring cao Q;

Bảo hiểm bước sóng siêu rộng: Bảo hiểm băng thông đầy đủ 1240-1680nm, phù hợp với nhiều kịch bản ứng dụng như viễn thông, truyền thông dữ liệu và sinh học;

Phạm vi động cực cao:> 70dB phạm vi động mất tích chèn, có thể đo nhiều thông số như IL, PDL và phản ứng quang phổ trong một quét duy nhất;

Hỗ trợ mảng đa kênh: Hỗ trợ phép đo song song hơn 100 kênh, phù hợp với các yêu cầu thử nghiệm mảng thiết bị mật độ cao như AWG và công tắc quang học;

Độ ổn định và khả năng truy xuất dữ liệu laser: Được xây dựng trong mô-đun hiệu chuẩn laser và công suất DFB, đạt được độ ổn định đầu ra và khả năng truy xuất dữ liệu quy trình đầy đủ.

CTP10 áp dụng một thiết kế mô-đun, hỗ trợ điều khiển kép của dòng lệnh SCPI và giao diện đồ họa GUI, và tích hợp liền mạch với phần mềm PILOT. Nó phù hợp với nghiên cứu và phát triển,môi trường thử nghiệm và sản xuất hàng loạt, và là giải pháp chuẩn trong thử nghiệm PIC hiện tại kết hợp độ chính xác, tốc độ và khả năng mở rộng.

Với sự gia tăng liên tục trong tích hợp và sự phức tạp của chip PIC, thử nghiệm đang di chuyển từ "phục chứng thực" truyền thống đến "sự nhúng trước".Nền tảng đo CTP10, và phần mềm tự động hóa PILOT để xây dựng một hệ thống thử nghiệm thông minh bao gồm các wafer cho các hệ thống, đạt được kết nối chính xác cao, song song nhiều kênh, phân tích hỗ trợ AI,và ra quyết định dựa trên dữ liệu, đẩy nhanh quá trình chuyển đổi các chip PIC từ phòng thí nghiệm sang các ứng dụng quy mô lớn.thử nghiệm đang phát triển từ một công cụ phụ trợ thành một lực lượng trung tâm thúc đẩy tối ưu hóa các quy trình sản xuất photon và hợp tác công nghiệp.